인텔의 첨단 패키징 기술 ‘EMIB’가 인공지능(AI) 반도체 시장의 거대한 병목을 뚫을 구원투수로 등판했다. 엔비디아 등 주요 고객사들이 TSMC의 패키징 라인 확보에 비상이 걸린 가운데, 설계 유연성과 비용 효율을 앞세운 인텔이 TSMC 중심의 독주 체제에 균열을 내기 시작했다는 평가가 나온다.

미세 공정 경쟁에서 밀렸던 인텔이 패키징을 무기로 파운드리(반도체 위탁생산) 재건의 승부수를 던졌다는 분석이 나온다. 패키징은 완성된 반도체 칩을 기판 위에 쌓고 연결해 하나의 제품으로 만드는 공정으로, 최근 AI 반도체 생산 속도가 이 단계에서 막히는 ‘병목 현상’이 심화되면서 그 중요성이 더욱 커졌다. 칩을 더 작게 만드는 것보다 여러 칩을 얼마나 효율적으로 이어 붙이느냐가 전체 성능을 좌우하는 핵심 경쟁력이 된 셈이다.

11일 외신과 관련 업계에 따르면, 인텔은 첨단 패키징 기술인 EMIB(Embedded Multi-die Interconnect Bridge) 사업을 수조원대 규모로 키우며 TSMC가 주도해온 시장 공략에 나섰다. 데이비드 진스너 인텔 최고재무책임자(CFO)는 최근 투자자 대상 발표에서 “당초 수억달러 규모로 예상했던 패키징 관련 계약이 연간 수십억달러 수준으로 확대될 가능성이 있다”며, 수십억달러 규모의 첨단 패키징 딜을 눈앞에 두고 있다고 시사했다.

특히 인텔은 최근 가동을 본격화한 미국 뉴멕시코주 리오랜초의 ‘팹 9(Fab 9)’을 중심으로 대량 양산 체제를 굳혔으며, 아마존웹서비스(AWS)와 시스코 등 대형 고객사들과 협력을 확대하며 파운드리 매출의 조기 달성을 노리고 있다. 인텔은 미국 리오랜초뿐만 아니라 말레이시아 페낭에도 대규모 첨단 패키징 거점을 구축하며 글로벌 공급망을 다변화하고 있다. 특히 페낭 팹은 인텔의 전통적인 후공정 노하우가 집약된 곳으로, 차세대 EMIB 양산을 뒷받침하는 핵심 기지 역할을 수행할 전망이다.

이 같은 변화는 AI 반도체 수요가 폭발하면서 TSMC의 패키징 생산 능력이 한계에 도달했기 때문이다. 현재 엔비디아 등 AI 그래픽처리장치(GPU) 주요 고객사들은 TSMC의 ‘CoWoS(Chip-on-Wafer-on-Substrate)’ 생산 슬롯을 잡기 위해 수개월에서 최대 1년 안팎까지 대기해야 하는 상황인 것으로 알려져 있다. CoWoS는 실리콘 판(인터포저) 위에 로직 칩과 고대역폭메모리(HBM)를 나란히 올려 연결하는 TSMC의 핵심 2.5D 패키징 기술로, 현재 AI 칩 제조의 ‘사실상 표준’으로 통한다. 이 공정의 공급 지연을 우려한 글로벌 팹리스(반도체 설계 회사)들이 인텔이라는 ‘제2의 공급처’를 적극 검토하기 시작한 것이다.

기술적으로도 인텔의 EMIB는 강력한 무기를 갖췄다. 모든 칩을 거대한 실리콘 판 위에 올리는 TSMC 방식과 달리, 인텔은 필요한 연결 부위에만 아주 작은 ‘실리콘 다리(브리지)’를 삽입한다. 이 방식은 설계가 유연할 뿐만 아니라, 값비싼 실리콘 사용량을 줄일 수 있어 비용 효율성 측면에서 우위에 있다는 평가다. 특히 GPU와 메모리를 하나로 묶는 ‘칩렛(Chiplet)’ 구조가 대세가 된 상황에서 데이터 전송 속도와 전력 효율을 동시에 끌어올리는 데 유리하다는 분석이 나온다.

공급망 측면의 지정학적 이점도 인텔의 손을 들어주는 요소다. 현재 미국에서 설계된 AI 칩조차 최종 패키징을 위해 대만 등 해외로 보내야 하는 경우가 적지 않지만, 인텔은 미국 본토에서 제조부터 첨단 패키징까지 한 번에 처리할 수 있는 사실상 유일한 최상위급 공급망을 갖춘 업체로 평가된다. 지정학적 리스크를 줄이려는 애플, 퀄컴 등 주요 기업들에 인텔의 ‘메이드 인 USA’ 공급망은 매력적인 대안 카드다.

반도체 업계 관계자는 “아직 TSMC의 시장 지배력이 절대적이지만, AI 반도체 경쟁의 중심축이 패키징과 시스템 아키텍처로 서서히 이동하고 있다”며 “인텔이 첨단 패키징 사업을 발판으로 파운드리 시장에서 반전의 계기를 마련할 수 있을지 주목된다”고 말했다.

최효정 기자(saudade@chosunbiz.com)

<저작권자 ⓒ ChosunBiz.com, 무단전재 및 재배포 금지>