[디지털데일리 김문기 기자] 인텔은 최근 미국 애리조나 챈들러에서 열린 ‘인텔 테크 투어 2025(Intel Tech Tour 2025)’를 통해 차세대 클라이언트 프로세서 ‘팬서레이크(Panther Lake)’를 공개했다.

팬서레이크(Panther Lake)에 앞서 미세공정으로의 귀환을 의미하는 18A 공정에 많은 관심이 쏟아지기는 했으나 또 다른 핵심은 그 위에 구현된 3중 하이브리드 아키텍처에 있다고 해도 과언이 아니다. 인텔은 팬서레이크를 단순히 차세대 AI PC용 CPU로 정의하지 않고 이 플랫폼을 '코어 구조를 새로 설계한 전력 지능형 SoC'로 분류한다.

루나레이크(Lunar Lake)까지의 하이브리드 구조는 P코어와 E코어의 이원 구성이었다. 팬서레이크는 여기에 저전력 LP E코어(Low-Power E-core)를 추가해, 성능(P), 효율(E), 유지(LP E)라는 3개의 처리 레벨을 분리했다. 이 3중 구조를 제어하는 핵심은 바로 인텔 스레드 디렉터(Intel Thread Director)'의 진화형인 '존리스 스케줄링(Zoneless Scheduling) 알고리즘이다.



◆ P 코어 쿠거 코브와 E코어 다크몬트 진화

팬서레이크의 P코어는 쿠거 코브(Cougar Cove)라는 이름으로 설계됐다. 이는 애로우레이크H의 라이온 코브(Lion Cove)를 계승하면서도, 18A 공정에 맞게 리파인된 구조다.

쿠거 코브의 설계 목표는 '더 낮은 전력에서 더 많은 스루풋'이다. 이를 위해 인텔은 실행 파이프라인을 다시 나누고, 명령어 분기(Branch Prediction)와 재정렬(Retirement) 단계에 인공지능 기반 추론 로직을 도입했다.

이 코어는 루나레이크 대비 동일 전력에서 10~15% 높은 IPC(클럭당 명령 처리량)을 확보했으며, 메모리 접근 효율도 개선됐다. TLB(Translation Lookaside Buffer) 용량이 1.5배 확장되고, 메모리 디스앰비규에이션(disambiguation) 기능이 강화되면서 다중 스레드 메모리 접근의 충돌률이 20% 감소했다. 이 조합은 단일 스레드 연산뿐 아니라 AI 추론이나 실시간 그래픽 연산에서도 병목을 줄인다.

팬서레이크의 E코어는 다크몬트(Darkmont)로 명명됐다. 이 코어는 루나레이크의 크레스트몬트(Crestmont)보다 높은 IPC를 제공하면서, 전력 소모는 오히려 낮다. 인텔에 따르면 다크몬트는 크레스트몬트 대비 동일 주파수 기준 20% 이상 성능 향상, 소비전력은 30% 절감된다는 설명이다.

다크몬트의 핵심은 실행 포트 구조 확장이다. 기존 12개 포트에서 14개로 늘어나며, 포트 간 데이터 재할당을 유연하게 처리한다. 내부적으로는 ‘스플릿 아웃 오브 오더 엔진(Split Out-of-Order Engine)’으로 불리는 세분화된 스케줄링 엔진이 탑재되어, 병렬 작업의 효율이 대폭 높아졌다.

또한 L2 캐시 용량이 클러스터당 4MB로 늘었고, 메모리 사이드 캐시(Memory-Side Cache)가 컴퓨트 타일에 통합됐다. 애로우레이크에서는 SoC 타일에 분리되어 있던 메모리 컨트롤러를 코어 타일로 옮겨, 메모리 대역폭 병목을 줄이고 지연 시간을 15~20% 개선했다.

팬서레이크에서 처음 등장한 LP E-코어(core)는, 백그라운드 연산이나 미디어 스트리밍 등 상시 유지 작업을 맡는 초저전력 코어다. 루나레이크의 SoC 타일에도 소수의 저전력 코어가 있었지만, 팬서레이크의 LP E-코어는 완전한 독립 영역으로 통합됐다. L2 캐시는 4MB, 코어당 클럭 주파수는 1GHz 미만이며, 전력은 0.1W 단위로 조절된다.

이 코어는 팬서레이크의 에너지 효율 설계에서 가장 중요한 역할을 맡는다. 사용자가 문서 편집이나 스트리밍, 백그라운드 AI 모델을 동시에 실행할 때, LP E코어가 저부하 작업을 담당해 P코어의 전력 피크를 억제한다.

팬서레이크의 코어 간 캐시 설계도 완전히 달라졌다.각 E코어 클러스터는 4MB L2 캐시를 공유하고, P코어 역시 코어당 4MB L2 캐시를 가진다. 상위에는 최대 18MB의 L3 캐시가 배치된다. E코어 8개가 하나의 L3 링 버스에 직접 연결되는 방식으로, 루나레이크에서는 불가능했던 ‘E코어 온 L3 링(E-core on L3 Ring)’ 구성이 가능해졌다.

이 설계는 메모리 접근 효율을 크게 높여준다. 예를 들어, 이전 세대에서는 E코어가 L3 캐시 접근 시 SoC 타일을 거쳐야 했지만, 팬서레이크는 컴퓨트 타일 내부에서 직접 처리한다. 인텔은 이를 통해 레이턴시 2ns 단축, 대역폭 1.3배 확장이라는 내부 수치를 제시하기도 했다.

◆ 효율성 하이브리드·컴퓨팅 존리스 모델

스레드 디렉터(Thread Director)는 팬서레이크에서 재정립됐다. 루나레이크까지는 OS 스케줄러가 ‘P/E 구역’을 구분해 워크로드를 분배했지만, 팬서레이크는 '존리스(Zoneless)', 즉 구역이 없는 스케줄링 모델로 진화했다. 이 방식은 작업 특성을 스레드 단위로 실시간 분류하고, 세 가지 코어 중 어느 쪽이 최적의 처리 위치인지 AI 모델이 판단한다.

이 구조의 장점은 GPU 바운드 워크로드에서 극명하게 드러난다. 예를 들어, 게임 중 렌더링 파이프라인이 GPU에 집중될 때, 스레드 디렉터(Thread Director)는 자동으로 CPU의 E코어 중심 스케줄로 전환하고, P코어는 AI 연산이나 서브 프로세스를 맡는다. 반대로, 고부하 멀티스레드 작업이 들어오면 즉시 P코어로 재배치된다.

인텔은 이 과정을 ‘효율성 하이브리드/컴퓨팅 존리스 모델(Efficiency Hybrid / Compute Zoneless Model)’이라고 명명했다. 기존 OS 레벨의 스케줄러가 하드웨어 피드백을 받아 순차적으로 움직였다면, 팬서레이크에서는 하드웨어 자체가 실시간 피드백을 생성하고 OS는 단순히 지시만 내린다. 결과적으로, 워크로드 전환 속도가 루나레이크 대비 최대 40% 빨라졌다.

팬서레이크의 전력 제어 시스템은 SoC 전체를 통합 관리하는 지능형 경험 최적화(Intelligent Experience Optimizer)에 의해 자동화된다. 이는 OEM이 제공하는 ‘전원 모드 슬라이더(Power Mode Slider)’를 대체하는 기능으로, 사용자 조작 없이도 시스템이 스스로 ‘성능 장비(Performance Gear)’와 ‘시원하고 효율적인 장비(Cool & Efficient Gear)’ 사이를 오간다. 인텔 내부 테스트 기준, UL 프로시온(UL Procyon) 오피스 워크로드에서 19% 성능 향상, 시네벤치 2024(Cinebench 2024) 싱글스레드에서 19% 개선 수치가 제시됐다.

이 전력 제어는 단순한 클럭 부스트가 아니라, 코어·GPU·NPU 간의 동시 전력 분배 최적화를 목표로 한다. 인텔은 이를 'AI 기반 파워 매니지먼트'로 정의하며, 파워 이벤트를 스스로 학습하는 알고리즘이 탑재되어 있다. 이 기술은 팬서레이크 이후 모든 모바일 SoC의 표준 기능으로 확장될 예정이다.

또한 팬서레이크는 하드웨어뿐 아니라 시스템 전체 설계를 새로 썼다. LPDDR5 메모리 지원은 최대 8533MT/s로 확대됐고, PCIe 젠5, Wi-Fi 7 (R2), 듀얼 블루투스 코어 6, 썬더볼트 4를 통합 지원한다. 스토리지 보안도 강화돼 '인텔 토탈 스토리지 암호화(Intel Total Storage Encryption)' 기능이 기본 내장된다.

결과적으로 팬서레이크는 루나레이크 대비 동일 전력에서 최대 50% 성능 향상, 애로우레이크H 대비 동일 성능에서 30% 전력 절감, E코어 IPC +17%, 전체 플랫폼 Perf/Watt +40%, TDP 17W 기준 노트북에서 평균 FPS 10%, 99th 퍼센타일 성능 25% 개선된 결과치를 내준다는게 인텔의 설명이다.

- Copyright ⓒ 디지털데일리. 무단전재 및 재배포 금지 -