일본이 초미세 반도체 공정에 쓰이는 극자외선(EUV)용 포토레지스트(감광액·PR) 수출 규제에 나서며 삼성전자의 시름이 깊어지고 있다. 당장 문제가 되는 7나노(nm) 이하 비메모리 반도체는 물론, 4세대 10나노급 D램에도 EUV가 쓰일 예정이기 때문이다.

삼성전자 경기 화성캠퍼스 EUV 라인 전경. /삼성전자 제공

<이미지를 클릭하시면 크게 보실 수 있습니다>

네덜란드 ASML은 지난 17일(현지 시각) 올해 2분기(4~6월) 실적을 발표하며 "2분기 EUV 장비 10대를 납품했고, 일부는 D램 제조에 쓰일 예정"이라고 밝혔다. ASML은 EUV 장비를 독점 생산하는 업체다.

반도체업계는 D램 제조에 EUV를 사용할 업체로 삼성전자를 꼽고 있다. 반도체 업계 한 관계자는 "SK하이닉스, 마이크론도 EUV 장비를 보유하고 있지만 어디까지나 연구용"이라며 "D램 ‘빅3’ 중 당장 EUV를 제조 장비로 사용할 정도의 미세공정에 도달한 업체는 삼성전자 뿐이다"라고 분석했다.

비메모리 반도체는 10나노 이하 미세공정에 진입한 지 오래지만, D램은 아직 10나노 중후반대에 머물고 있다. 10나노대 D램은 공정에 따라 1세대(1x나노), 2세대(1y나노), 3세대(1z나노)로 나뉜다. 1x나노는 10나노대 후반(18~19나노) 공정이었지만 1z나노는 10나노대 중반(14~16나노) 공정으로 제조한다.

반도체는 공정이 미세할수록 전력 소모가 줄고, 생산성이 좋아진다. 1z나노급 D램은 직전 세대인 1y나노급보다 생산성이 20% 이상 개선된 것으로 알려져 있다.

삼성전자는 지난 3월 1z나노급 D램 개발에 성공하고, 올해 말 양산에 돌입한다는 방침을 정했다. 삼성전자는 1z나노 D램 개발까진 옛 공정에 쓰는 액침불화아르곤(ArF)을 사용했다. ArF는 파장 길이가 193나노로 굵어 10나노대 반도체 구현이 힘들다. 그러나 여러번 패턴을 나눠 그리는 ‘멀티패터닝(MPT)’으로 한계를 돌파해왔다.

삼성전자가 지난 3월 개발에 성공한 3세대 10나노급(1z나노) DDR4 D램. /삼성전자 제공

<이미지를 클릭하시면 크게 보실 수 있습니다>

문제는 차세대인 ‘4세대(1a나노)’ D램이다. 1a나노는 10나노대 초반 공정으로, ArF 방식으론 구현이 힘들어 EUV가 필수적이다. EUV는 파장이 ArF의 14분의 1인 13.5나노에 불과해 미세공정화에 유리하다. 또 멀티 패터닝이 필요 없어, 추가적인 생산성 향상도 꾀할 수 있다.

실제 삼성전자는 1a나노 D램에 EUV를 적용하겠다는 입장을 수차례 밝혀왔다. 신경섭 삼성전자 반도체연구소 공정개발실 담당 연구위원(상무)은 지난 달 26일 서울 여의도에서 열린 ‘2019 삼성 인베스터 포럼’에서 "1a D램 공정에 EUV를 본격 적용할 계획"이라며 "ArF 방식보다 공정 단계가 50% 줄어들 것으로 예상된다"고 밝히기도 했다.

삼성전자는 2020년을 목표로 1a나노 D램 개발에 나서고 있다. 당초 반도체 업계는 1y나노에서 1z나노 개발까지 16개월이 걸린 만큼, 2020년 하반기에는 1a나노 D램을 만나볼 수 있지 않겠냐는 기대를 하고 있었다.

그러나 일본 수출규제가 이어지며 1a 나노 D램 개발에 차질이 생길 수 있다는 우려가 깊어진다. 앞서 일본은 지난 4일 포토레지스트, 불화수소(불산·HF), 플루오린 폴리이미드(FPI) 등 반도체 생산 필수 소재의 수출 규제에 나섰다. 일본은 특히 3종 소재 중에서도 EUV에 사용하는 고급 소재를 선별해 수출을 막았다. 오는 24일에는 수출무역관리령 시행령을 개정해 한국을 수출 규제 예외 국가인 일명 ‘화이트리스트’에서 제외한다는 방침이다. 이에 삼성전자는 최근 협력사에 "비용을 다 댈 테니 90일 치 소재를 확보해달라"고 공식 요청하기도 했다.

반도체 업계 한 관계자는 "일본의 소재 수출 규제는 한국 반도체 업체의 선단 공정을 목표로 삼고 있다"며 "당장 생산에 문제가 없더라도, 기술 최전선에 문제가 누적돼 개발을 지연시킬 수 있다"고 말했다.

윤민혁 기자(beherenow@chosunbiz.com)

<저작권자 ⓒ ChosunBiz.com, 무단전재 및 재배포 금지>