삼성전자의 화성 EUV 생산라인 전경./삼성전자

<이미지를 클릭하시면 크게 보실 수 있습니다>

삼성전자와 TSMC가 파운드리(반도체 위탁생산) 최선단 공정인 3나노(나노미터·1㎚는 10억분의 1m) 공정 수율을 끌어올리기 위해 고군분투하고 있다. 두 회사는 아직 60% 이상의 수율(전체 생산 중 양품 비율) 확보에 어려움을 겪고 있는 것으로 전해졌다. 최근 애플이 출시한 아이폰15 시리즈에 처음으로 적용된 TSMC의 3나노 칩이 발열 이슈가 불거지자 공정 완성도에 대한 의구심이 커진 상황이다.

4일 반도체 업계에 따르면 현재 삼성전자와 TSMC의 3나노 공정 수율은 모두 50%대에 머물고 있는 것으로 알려졌다. 앞서 업계 일각에서 삼성전자의 3나노 수율이 60%를 넘겼으며 중국 고객사에 납품한 실적을 거둔 것으로 알려졌지만, 해당 칩의 경우 로직칩에 들어가는 S램(SRAM)이 생략된 공정이기 때문에 완전한 3나노로 보기 어렵다는 분석이다. 이 칩은 중국 비트코인 채굴용 반도체(ASIC) 팹리스에 공급된 것으로 알려졌다.

업계에서는 삼성전자가 주력하고 있는 3나노 GAA(게이트올어라운드·Gate-All-Around)가 아직 대형 고객사를 유치할 만큼의 수율 확보에는 도달하지 못한 상태로 보고 있다. GAA는 반도체를 구성하는 트랜지스터에서 전류가 흐르는 채널(Channel) 4개 면을 게이트(Gate)가 둘러싸는 기술을 말한다. 게이트는 전류를 제어하는 장치로 채널과의 접촉면이 많을 수록 데이터 처리 속도와 전력 효율이 높다. 채널의 3개 면만 감싸는 핀펫보다 4개 면을 모두 커버하면서 자연스럽게 공정 난도도 올라간다.

삼성전자는 TSMC보다 앞서 3나노 GAA 양산에 돌입했지만, 대형 고객사를 유치하기 위해서는 일정 수율을 확보해 대량 양산 체제를 갖춰야 한다. 삼성전자에 정통한 관계자는 “현재 삼성전자의 3나노 최신 공정의 수율은 아직 50%대에 머물고 있는 것으로 추정된다”며 “내년 퀄컴, 삼성전자 시스템LSI 등 주요 고객사의 3나노 모바일 칩을 수주하기 위해서는 최소 70% 이상으로 끌어올려야 하는 상황”이라고 말했다.

현재 유일하게 3나노 대량 양산 실적을 보유하고 있는 TSMC 역시 당초 기대보다 낮은 수율을 보이고 있는 것으로 알려졌다. 아이폰15 시리즈가 발열 문제에 휩싸이며, TSMC의 3나노 공정상의 결함이 있을 수도 있다는 주장이 제기되고 있는 것이다. 또 TSMC가 3나노 공정에 이전 세대 공정에서 사용됐던 핀펫(FinFET) 구조를 그대로 사용하면서 발열을 제대로 제어하지 못했다는 분석도 나온다.

전문가들은 TSMC의 3나노 공정이 아직까지는 초기 단계인 만큼 미완성 공정일 가능성에 무게를 두고 있다. TSMC가 애플 A15에 적용한 3나노(3N) 공정은 TSMC가 도입할 다양한 3나노 파생 공정의 첫 단추다. 내년부터 본격적인 양산이 예상되는 N3E를 비롯해 N3P, N3X, N3AE 등 다양한 3나노 기반 파생 공정들이 다수 남아있다.

반도체업계 관계자는 “현재 최선단 공정인 3나노 공정은 수많은 파생 공정을 쌓아가면서 가장 오래 지속될 노드 중 하나로 보인다”며 “삼성, TSMC, 인텔 모두 2나노 공정을 준비하고 있지만 3나노 대비 성능, 전력효율성 개선의 폭이 크지 않아 3나노 기반 칩에 대한 수요가 예상보다 오래 이어질 것으로 관측된다”고 설명했다.

한편 양사의 3나노 수율 확보 경쟁은 내년부터 본격적으로 출시될 퀄컴, 삼성전자 시스템LSI의 3나노 모바일 칩 수주 경쟁에도 결정적인 영향을 미칠 전망이다. 여기에 엔비디아와 AMD 등 기존에 엔비디아 공정을 사용 중인 팹리스들도 공급선 다변화를 위해 삼성전자에 일부 물량을 맡길 가능성이 있다.

황민규 기자(durchman@chosunbiz.com)

<저작권자 ⓒ ChosunBiz.com, 무단전재 및 재배포 금지>