권종오 SK하이닉스 PL이 5일 서울 강남구 코엑스에서 열린 ‘SK AI 서밋 2024′에서 업계 최고 용량 HBM 제품 구현을 위한 16단 HBM 패키징 기술’이라는 주제로 진행된 세션에서 발언하고 있다./전병수 기자

<이미지를 클릭하시면 크게 보실 수 있습니다>

“개발 단계에서 확보한 5세대 고대역폭메모리(HBM3E) 16단의 테스트(검증) 수율이 12단의 양산 수율과 비교해 동등한 수준인 것으로 확인됐습니다. SK하이닉스의 핵심 패키징 기술인 어드밴스드 리플로우-몰디드 언더필(MR-MUF)을 통해 구현한 것으로, 해당 기술로 20단까지 적층이 가능할 것으로 전망됩니다.”

권종오 SK하이닉스 프로젝트리더(PL)가 5일 서울 강남구 코엑스에서 열린 ‘SK AI 서밋 2024′에서 업계 최고 용량 HBM 제품 구현을 위한 16단 HBM 패키징 기술’이라는 주제로 진행된 세션을 통해 이렇게 말했다. 권 PL은 현재 SK하이닉스에서 MR-MUF 공정 개발을 담당하고 있다.

MR-MUF는 반도체 칩을 쌓아 올린 뒤 칩과 칩 사이 회로를 보호하기 위해 액체 형태의 보호재를 공간 사이에 주입하고, 굳히는 공정이다. 현재 HBM3E 12단을 업계 최초로 양산한 SK하이닉스는 HBM3E 16단에도 같은 공정을 활용해 제품을 개발할 계획이다.

전날 곽노정 SK하이닉스는 SK AI 서밋 2024 기조연설을 통해 HBM3E 16단을 개발하고 있다고 언급했다. HBM3E 16단은 기존 12단을 넘어선 HBM3E 최고층 제품이다. 당초 업계에서는 HBM 16단부터는 하이브리드 본딩이 주력 적층 공정으로 활용될 것으로 전망됐다. 하이브리드 본딩은 기존 칩을 연결하던 ‘범프’ 없이 구리를 통해 칩을 쌓아, 칩 사이즈를 줄이면서 성능까지 높일 수 있는 공정이다.

권종오 SK하이닉스 PL이 5일 서울 강남구 코엑스에서 열린 'SK AI 서밋 2024'에서 업계 최고 용량 HBM 제품 구현을 위한 16단 HBM 패키징 기술'이라는 주제로 진행된 세션에서 공개한 발표 자료./전병수 기자

<이미지를 클릭하시면 크게 보실 수 있습니다>

권 PL은 “16단부터는 층수가 높아지다 보니 하이브리드 본딩이 주력 공정으로 활용될 것으로 예상되기도 했다”면서도 “하지만 소재와 공정 장비를 다변화하면서 어드밴스드 MR-MUF를 통해 칩 간격을 기존 대비 50%까지 줄일 수 있게 돼 주력 공정으로 활용하게 됐다”고 했다. 그러면서 그는 “차세대 HBM의 16단 제품에도 어드밴스드 MR-MUF를 활용할 계획”이라며 “20단까지도 어드밴스드 MR-MUF를 활용할 수 있을 것으로 내부적으로 예상하고 있다”고 덧붙였다.

SK하이닉스는 HBM3E 16단의 개발 단계에서 집계된 검증 수율이 12단 양산 수율과 유사한 수준을 확보했다고 밝혔다. 권 PL은 “검증 수율 기준으로 했을 때 HBM3E 12단 비교해 동등한 수준인 것을 확인했다”며 “내년 초에 고객사 샘플이 납품될 것으로 예상되는데, 차질 없이 납품할 수 있는 데이터가 될 것으로 보인다”고 했다.

SK하이닉스는 어드밴스드 MR-MUF를 주력 공정으로 활용하면서도 하이브리드 본딩도 병행해 개발할 계획이다. 권 PL은 “적층 단수가 올라가면서 웨이퍼가 얇아지며 결함 발생률도 높아진다”며 “이 같은 현상이 20단 이상으로 올라가면서 심화될 것으로 보기 때문에 여기에 필요한 하이브리드 본딩도 함께 개발하고 있다. 지속적으로 두 패키징 기술이 경쟁하면서 우수한 공법을 활용하게 될 것”이라고 했다.

SK하이닉스는 삼성전자와의 경쟁에 대해서도 자신감을 내비쳤다. 삼성전자는 HBM4제품부터 하이브리드 본딩 공정을 전격 도입할 예정이다. 권 PL은 “SK하이닉스가 하이브리드 본딩이 개발이 더디거나, 기술 자체가 미진한 부분이 있는 것은 아니다”라며 “제품 양산 과정에서 필요하다면 내부적으로 판단해 이를 적용하게 될 것”이라고 했다.

전병수 기자(outstanding@chosunbiz.com)

<저작권자 ⓒ ChosunBiz.com, 무단전재 및 재배포 금지>