윤재윤 삼성전자 DRAM개발실 상무. [삼성전자 제공]

<이미지를 클릭하시면 크게 보실 수 있습니다>

[헤럴드경제=김현일 기자] 삼성전자가 내년 개발을 목표로 하고 있는 차세대 고대역폭 메모리(HBM4)에 16단 기술을 도입해 고용량 HBM 수요에 적극 대응하겠다고 밝혔다. 메모리부터 파운드리·시스템LSI·첨단패키징(AVP) 등에 이르기까지 종합 역량을 활용해 ‘맞춤형 메모리’ 생태계를 구축하겠다는 포부도 내비쳤다.

삼성전자는 18일 자사 뉴스룸을 통해 12단 HBM3E 개발과 기획을 주도한 윤재윤 D램개발실 상무와 김경륜 상품기획실 상무의 인터뷰를 공개했다.

D램을 수직으로 쌓아 올린 HBM은 데이터 처리 속도가 빨라 데이터 양이 폭증하고 있는 인공지능(AI) 시대 다양한 분야에서 활용되고 있다.

앞서 삼성전자는 올해 2월 업계 최초로 12단 쌓아 올린 HBM3E(5세대 HBM) D램 개발에 성공했다. 데이터 처리 용량이 업계 최대 수준인 36기가바이트(GB)에 달하는 고용량 제품이다.

김경륜 상무는 “삼성전자의 36GB HBM3E 12단 D램이 상용화되면 매우 빠른 속도로 주류 시장을 대체할 것”이라며 “기존보다 더 적은 수의 AI 서버로도 동일한 초거대 언어모델(LLM)을 서비스할 수 있어 총 소유 비용(TCO)이 절감되는 효과가 있다”고 강조했다.

김경륜 삼성전자 상품기획실 상무. [삼성전자 제공]

<이미지를 클릭하시면 크게 보실 수 있습니다>

윤재윤 상무는 자사 HBM3E 12단 제품의 강점으로 ‘어드밴스드 열압착 비전도성 접착 필름(Advanced TC NCF)’을 꼽았다. HBM의 전체 두께가 고정돼 있다보니 통상 D램 칩을 수직으로 쌓아 올릴수록 칩 두께가 얇아져 휘어지거나 깨지는 현상이 발생한다.

윤 상무는 이를 최소화하기 위해 “칩 사이에 적용되는 NCF 소재의 두께를 낮추고 열압착 기술을 통해 칩 간 간격을 줄이는 동시에 고단 적층에서의 칩 제어 기술을 고도화했다”며 “제한된 패키지 크기에 D램 단일 칩 크기를 최소화하는 공정 기술을 적용해 우수한 양산성과 신뢰성을 확보한 것도 독보적 경쟁력”이라고 말했다.

이어 “고온 열 특성에 최적화된 NCF 조립 기술과 최첨단 공정 기술을 통해 차세대 HBM4에 16단 기술까지 도입할 계획”이라며 “생성형 AI 시대에 걸맞은 최고의 솔루션을 지속 선보여 시장을 주도하겠다”고 밝혔다.

김 상무는 앞으로 HBM 시장이 성숙하면서 “맞춤화 요구가 높아질 것”이라며 “맞춤형 HBM은 범용 인공지능(AGI) 시대를 여는 교두보로, 삼성전자는 메모리, 파운드리, 시스템LSI, AVP 등 종합 역량과 차세대 HBM 전담팀을 통해 대응할 것”이라고 덧붙였다.

아울러 전력 효율 개선을 통한 파워 월(power wall)을 극복하기 위한 혁신도 강조했다. 김 상무는 “차세대 HBM4부터 로직(logic) 공정을 적용한 베이스 다이가 도입되면서 첫 번째 혁신이 시작됐다”며 “현재의 2.5D에서 3D HBM으로 진화하면서 두 번째 혁신을 맞이하고, HBM-PIM처럼 D램 셀과 로직이 더 섞이면서 세 번째 혁신을 맞이할 것”이라고 말했다.

joze@heraldcorp.com

Copyright ⓒ 헤럴드경제 All Rights Reserved.