컨텐츠 바로가기

08.02 (금)

퀄리타스반도체, 2나노 공정 IP 개발 착수

댓글 첫 댓글을 작성해보세요
주소복사가 완료되었습니다
전자신문

퀄리타스반도체

<이미지를 클릭하시면 크게 보실 수 있습니다>


퀄리타스반도체는 2나노미터(㎚) 칩렛 UCIe 물리계층 설계자산(PHY IP)과 모바일 인더스트리 프로세서 인터페이스(MIPI) PHY IP 개발에 착수했다고 11일 밝혔다.

퀄리타스반도체는 삼성 파운드리 생태계(SAFE) IP 파트너사로 내년 양산 목표인 2㎚ 공정 IP 개발을 시작한 것이다. 2㎚ 공정은 설계 난도가 높아 소수 업체에만 접근권을 부여하는데 최근 삼성 파운드리로부터 승인을 받았다.

회사는 온디바이스AI, 데이터센터, 자율주행 등에서 요구되는 데이터 전송에 필요한 대역폭과 속도를 충족하는 IP를 개발할 계획이라고 설명했다. 내년 상반기 시제품을 제작하고, 같은 해 하반기 IP 검증을 완료할 계획이다.

현재 2㎚ 공정 IP를 개발하는 업체는 시놉시스, 케이던스 등 글로벌 IP 회사로 소수다. 퀄리타스반도체는 수익성이 높은 IP 개발에 선제적으로 착수해 경쟁사 대비 빠르게 시장에 진입할 수 있게 됐다고 자평했다.

김두호 퀄리타스반도체 대표는 “2㎚ 공정 IP는 현재 공급되고 있는 최고가 IP와 비교해도 매우 고가”라며 “개발하는 IP가 매출로 반영되는 시점에 폭발적 성장을 기대한다”고 말했다.

박진형 기자 jin@etnews.com

[Copyright © 전자신문. 무단전재-재배포금지]


기사가 속한 카테고리는 언론사가 분류합니다.
언론사는 한 기사를 두 개 이상의 카테고리로 분류할 수 있습니다.